薄膜沉積是晶圓制造的三大核心步驟之一，薄膜的技術(shù)參數(shù)直接影響芯片性能。半導(dǎo)體器件的不斷縮小對(duì)薄膜沉積工藝提出了更高要求，而ALD技術(shù)憑借沉積薄膜厚度的高度可控性、優(yōu)異的均勻性和三維保形性，在半導(dǎo)體先進(jìn)制程應(yīng)用領(lǐng)域彰顯優(yōu)勢(shì)。
由于低溫沉積、薄膜純度以及絕佳覆蓋率等固有優(yōu)點(diǎn)，ALD（原子層淀積）技術(shù)早從21世紀(jì)初即開(kāi)始應(yīng)用于半導(dǎo)體加工制造。DRAM電容的高k介電質(zhì)沉積率先采用此技術(shù)，但近來(lái)ALD在其它半導(dǎo)體工藝領(lǐng)域也已發(fā)展出愈來(lái)愈廣泛的應(yīng)用。
用于薄膜沉積的技術(shù)包括物理氣相沉積（PVD）、化學(xué)氣相沉積（CVD）和原子層沉積（ALD）。
其中ALD是CVD的變種形式，是一種將物質(zhì)以單原子膜的形式逐層鍍?cè)诨妆砻娴姆椒ǎ?/span>將襯底依次暴露到兩種活潑的氣相化學(xué)前驅(qū)物中即可形成ALD化合物材料，襯底在特定時(shí)間只暴露到一種前驅(qū)物中，暴露時(shí)間控制得很短，使襯底上僅僅形成一層所吸附前驅(qū)物的亞單原子覆蓋層?？梢酝ㄟ^(guò)控制沉積周期次數(shù)實(shí)現(xiàn)薄膜厚度的精準(zhǔn)控制。能夠?qū)崿F(xiàn)納米量級(jí)超薄膜的沉積。
目前ALD技術(shù)可以細(xì)分為T(mén)ALD、PEALD、SALD等，制備的薄膜類(lèi)型包括氧化物、氮（碳）化物、金屬與非金屬單質(zhì)等，涵蓋介電層、導(dǎo)體和半導(dǎo)體。ALD反應(yīng)的自限制性和窗口溫度較寬的特征，使其生長(zhǎng)的薄膜具有很好的臺(tái)階覆蓋率、大面積均勻、致密無(wú)孔洞且厚度等沉積參數(shù)易于精確控制。ALD技術(shù)特別適合復(fù)雜形貌、高深寬比溝槽表面的薄膜沉積，被廣泛應(yīng)用于High-K柵介質(zhì)層、金屬柵、銅擴(kuò)散阻擋層等半導(dǎo)體先進(jìn)制程領(lǐng)域。
ALD鍍膜的最大優(yōu)勢(shì)在于臺(tái)階的覆蓋性，如下圖所示：
金屬柵極
利用金屬代替多晶硅作為器件的柵極材料，同時(shí)金屬柵極具有極高的電子密度，可以把極性分子的振動(dòng)屏蔽掉，提供器件通道內(nèi)的遷移率，有效解決多晶硅柵極耗盡問(wèn)題。
金屬代替柵極，金屬沉積在多晶硅的溝槽里，要求沉積工藝具有良好的臺(tái)階覆蓋率。
銅互連阻擋層
互連技術(shù)常用的工藝主要有Al工藝和Cu工藝，Cu導(dǎo)電性更優(yōu)良，能夠在低溫下進(jìn)行沉積，使用更廣泛。Cu最大的缺點(diǎn)是擴(kuò)散速度很快，容易在電介質(zhì)內(nèi)部移動(dòng)使器件“中毒”，因此鍍銅之前必須首先沉積一層防擴(kuò)散的阻擋層.ALD技術(shù)沉積Cu擴(kuò)散層，高深寬比下，薄膜仍具有良好的均勻性以及防擴(kuò)散阻擋特性。
微型電容器
ALD在電容器中應(yīng)用主要包括100nm以下DAM、和嵌入式DRAM等。存儲(chǔ)器容量擴(kuò)大，內(nèi)部電容器數(shù)量劇增，單個(gè)電容器尺寸進(jìn)一步減小，電容器內(nèi)部溝槽的深寬比越來(lái)越大，沉積薄膜的有效面積是器件本身的20倍左右。ALD技術(shù)可以滿足大面積均勻性，高臺(tái)階覆蓋率和對(duì)膜厚的精確控制。
ALD在半導(dǎo)體領(lǐng)域的應(yīng)用。隨著摩爾定律不斷演化，集成電路的特征尺寸及刻蝕溝槽不斷微縮，越來(lái)越小的刻蝕溝槽給溝槽及其側(cè)壁的鍍膜技術(shù)帶來(lái)嚴(yán)苛的挑戰(zhàn)，傳統(tǒng)PVD及CVD工藝已經(jīng)無(wú)法滿足小線寬下良好的臺(tái)階覆蓋要求。ALD技術(shù)具有優(yōu)良的保型性和均勻性以及較高的臺(tái)階覆蓋率，開(kāi)始在半導(dǎo)體產(chǎn)業(yè)扮演越來(lái)越重要的角色。
Products
研博產(chǎn)品中心
